Aggiungi ai preferiti
Vedi traduzione automatica
Questa è una traduzione automatica. Per vedere il testo originale in inglese
cliccare qui
#Tendenze
{{{sourceTextContent.title}}}
Componenti del FD della LATTA con i vari fattori forma
{{{sourceTextContent.subTitle}}}
l'elettronica di ESD una volta di più ha esteso la sua serie di prodotti del FD della LATTA. I nuovi bordi riguardano i vari fattori forma.
{{{sourceTextContent.description}}}
dovuto l'alta protezione dei dati il Potere-bus sempre più si trasforma in in una norma stabilita oltre le applicazioni automobilistiche. LA LATTA FD permette le velocità di fino a 10 Mbit/s come pure i tassi di trasmissione dei dati di byte fino a 64.
Il nuovo bordo CPCIserial-CAN/402-4-FD (che concilia PICMG 2,0 CompactPCI) ha quattro che la LATTA ad alta velocità FD collega adeguatamente all'iso 11898-2. Tutte interfacce sono accessibili al pannello frontale tramite 25 spina del palo DSUB. Inoltre, i bordi XMC-CAN/402-4-FD e PMC-CAN/402-4-FD del mezzanino sono forniti di quattro porti del FD della LATTA. Possono inviare le strutture della LATTA contro e possono trattare il carico completo del bus.
La scheda di interfaccia CAN-PCIe/402-FD viene in varie versioni. È disponibile come PCIe o PCI e fornisce una o due interfaccia del FD della LATTA. Ancora l'elettronica di ESD offre una versione di basso profilo e un'opzione senza isolamento elettrico. Le reti indipendente di funzionamento del FD della LATTA sono secondo il 11898-1:2015 di iso.
La dimensione estremamente compatta del PCIe-Mini/402-2-FD è ideale per uso delle interfacce del FD della LATTA in MiniPCs, pc del cappello e sistemi embedded su rotaie. Questa carta è un Interamente Mini bordo addizionale di PCI Express e fornisce due interfacce del FD della LATTA. Per i taccuini ed i computer portatili c'è una componente esterna disponibile, il CAN-USB/400-FD, che offre due interfacce del FD della LATTA via USB.
Tutta elettronica di ESD PUÒ schede di interfaccia del FD è controllata dal centro avanzato della LATTA di rendimento elevato ESD, «esdACC», implementato in Altera-FPGA. Con il esdACC la padronanza del bus di sostegno dei bordi. Scriva i cicli in direzione dell'ospite che la memoria può essere realizzata, indipendentemente dal CPU o dal regolatore di DMA del sistema. Ciò riduce il carico ospite e la latenza globale. Il supporto MSI dei bordi (messaggio ha segnalato le interruzioni) ed è fornito di un termine interno scambiabile della LATTA. Facendo uso di MSIs rendere questi bordi perfetti per gli ambienti di hypervisor. I messaggi della LATTA sono collegati ad un timestamp di alta risoluzione dell'hardware di 64 bit.